7.5 接收端搭建
全数字接收机是采用独立振荡于固定频率的高稳定度时钟， 对接收机收到的信号进
行采样和解调处理、 载波相位误差和符号同步定时误差的消除以及信号的判决等工作全
部由采样后的数字信号处理器来完成。 这种方式不需要将载波误差信号反馈到混频器进
行调整， 简化了接收机的前端设计， 并可以在不采用复杂的补偿技术情况下， 通过算法精确消除各种失真， 使接收机性能达到最优。 全数字接收的设计涉及到许多新技术的研究以及验证， 其中同步技术是数字接收机中的最关键的技术。
连续信号传输形式是指信号传输在很长的时间内不间断， 如地面微波通信系统、 卫
星通信系统、常规的短波数传等。 对于连续信号的通信系统，同步的获取时间相对而言可以忽略， 因此其同步技术多采用反馈(Feedback－FB)同步技术，这是因为 FB同步结构中的锁相环具有良好的跟踪性能，利用环路滤波器可以基本消除定时抖动现象，使得处理损耗较小。
突发信号传输是指信号利用若干不连续的短时间片发送信息。在某些情况下，连续模式通信系统的性能不能让人满意，较多的系统采用突发传输模式。由于每一突发帧都很短， 故可以认为在一帧的时间内信道参数是恒定的，这将有助于系统性能的提高。在突发模式下，全数字接收机的设计比连续模式相对复杂，需要考虑的问题也更多：由于信号的持续时间较短，定时同步入锁时间必须尽可能短。传统的锁相环等反馈控制算法捕获时间远远超过了最佳线性相位估计所要求的最小值，无法快速进行参数估计。为了能够满足突发系统对同步时间的苛刻要求，通常采用前馈同步算法。参数估计算法通常分为非数据辅助式和数据辅助式两种。非数据辅助式算法，无需发送同步所需的训练序列（ Preamble），属于盲估计的范畴，一般比较复杂。数据辅助式算法需要发送训练序列，帮助接收端进行参数估计，获取同步信息，这类算法牺牲了一定的传输效率，但是其算法实现相对简单，而且在低 SNR 情况下估计性能比较优良，使其得到了广泛应用。
根据发端所设计的帧结构，对接收端的具体流程描述如下：
- 对接收到的RF信号进行正交解调和匹配滤波，得到复包络信号；
- 使用Gardner位定时同步算法进行定时同步跟踪，进行最佳采样点的过采样；
- 利用前导信号进行串行相关性搜索，同时完成分组同步和帧同步：
- 利用帧信号的开始部分进行频偏盲估计，即对信号的幅值平方，再求自相关函数，并进一步估计频偏值；
- 进行频偏补偿；
- 利用训练序列对信号进行初始相位估计与补偿；
- 利用帧内导频估计相位偏移。具体操作是，对第一个数据帧首先进行解调，然后利用第一个帧内导频进行相位估计，再对第2、3个数据线帧进行相偏补偿。接着利用第2个导频的相片估计结果对第4、5个数据帧进行相偏补偿，如此往复，达到相位跟踪的目的；
- 进行信道估计，即时域信道均衡；
- 解调
- 信道译码
- CRC校验
目前，对QAM信号的解调方法很多，其主要方法有以下三种:
a. 模拟相干解调: QAM解调器接收调制模拟信号，从模拟信号中恢复出载波和定时信号;再用同相和正交的两个载波信号与接收的模拟调制信号相乘，经模拟低通滤波器滤波后得到基带信号;然后用定时信号控制采样器对基带信号采样、判决、数字化，就可以恢复出所传输的数字系列。
b. 数字相干解调： QAM解调器首先对接收的调制模拟信号采样并数字化;然后从数字信号中恢复出载波和定时信号:再用同相和正交的两个载波信号与数字化的调制信号相
乘，经数字低通滤波器滤波后得到数字基带信号;恢复的定时信号用于反馈控制采样器，因此能得到无定时偏差的数字系列。
c. 全数字解调:解调器首先对接收的调制模拟信号采样并数字化，其采样时钟振荡于固定频率，不需要后继的数字信号处理部分提供振荡控制信号;A/D变换后的数字信号与同样振荡于固定频率的两个正交载波信号相乘，经数字低通滤波器滤波后得到数字基带信号，不过这个基带信号可能存在定时误差和载波相位误差;然后对该数字基带信号进行处理以补偿定时误差和载波相位误差，就可以得到所传输的数字信号系列。
分析以上描述的三种QAM信号的解调方法的实现情况:模拟相干解调是用模拟器件实现。首先，系统的整体性能对模拟器件的多种非理想情况很敏感，如模拟滤波器相位失真、放大器及混频器的非线形等，为保证系统性能，需要增加许多辅助电路，这使系统构成相当困难，且成本很高。其次，模拟器件构成的通信系统体积大、功耗大、测试不便、易出故障，也不能满足智能化处理的要求，而且同相(I)、正交(Q)两路模拟通路参数不一致容易造成系统性能变差。此外，对于传统模拟接收机，通常采用锁相环（PLL）技术实现载波同步，需要提取载波误差去控制压控振荡器（VCO），才能正确恢复载波，而锁相环路中环路滤波器参数的调整是很麻烦的，尤其是对于一些高效的调制方式如M-QAM，M-PSK，它们对静态相差要求很严格，随着M的增加，锁相环的设计更加困难。而且理论上根据锁相环锁定载波是有偏估计，理论分析也十分困难。所以采用全数字解调技术是QAM信号解调的主要发展方向。随着数字信号处理(DSP )芯片和VLSI技术以及数字信号处理技术的迅速发展，用数字化方法解调成为现实，数字相干解调和全数字解调均属于数字解调，其算法灵活，易于集成，体积小，可以克服模拟解调的诸多缺点。
全数字解调的本地参考载波和采样时钟都独立振荡于固定的频率，不需要象数字相干解调一样利用反馈进行同步，因而可以利用VLSI中的并行处理方式增加数字信号处理速率，从而可以处理更高速率的数据传输，适应于高速的数字通信系统。另外，全数字解调不需要将载波误差信号反馈到混频器进行调整，从而简化了解调器前端设计，并可在不采用复杂补偿技术情况下，通过算法来精确消除各种失真，从而使解调器性能最优。
7.6 定时同步
数字通信对位同步的要求主要有两点：一是使收信端的位同步脉冲频率和发送端的码元速率相同； 二是使收信端在最佳接收时刻对接收码元进行抽样判决。全数字接收机的特点是采用本地独立时钟对接收机信号采样， 与传统数据通信接收机有较大的差别。传统接收机采用模拟域同步（ 一般采用锁相技术），如图 1-a，或者在数字域来控制模拟域实现同步，如图 1-b。而全数字接收机的同步方案完全是在数字域进行，模拟域与数字
域完全分离，如图 1-c，这对设备的大规模生产和调试带来了很大的方便，同时也对全数
字接收机的设计理论和方法带来了挑战。
全数字接收机实现的重点是全数字解调器的设计，关键在于位定时偏差和载波相位定时同步算法设计误差的消除， 以及全数字接收机的插值滤波问题， 这些在传统的接收机是不存在的。传统的接收机利用符号同步的锁相环， 根据符号时钟误差信号以前向或后向的方式控制压控振荡器相位的调整， 直至锁相环稳定最后锁定在最佳采样点， 直接得到最佳采样点的值。但在全数字接收机中， 由于 A/D 采样的时钟是固定的， 接收机的采样速率是发送的符号速率是相互独立的， 最佳采样点的值不能通过直接采样得到。 当抽样时钟与数据码元不同步时，需要在非同步的采样数据之间进行插值，来获得同步的信号样值。在全数字接收机中， 通过定时误差估值控制的内插滤波器对得到的样本值进行插值运算，从而得到信号在最佳采样时刻的近似值。内插滤波器对全数字接收机的性能有重大影响。
全数字接收机的反馈式结构如图所示：
其中定时恢复与载波恢复均采用了反馈结构， 定时恢复电路获取位定时误差并通过内插滤波器实现同步调整；NCO与数字乘法器构成数字混频电路；载波恢复电路获取载波相位误差，通过数字混频电路进行相位误差调整。定时同步与载波同步调整均利用反馈锁相环路进行误差的锁定与消除。
7.6.1 插值滤波原理
为了说明插值滤波器的原理，下图给出了插值滤波器的自适应速率转换模型。
图7-15 采样时间关系
7.6.2 插值滤波的实现
滤波器是实现插值的根本，但插值滤波器在设计时，无需像常规滤波器设计那样要体现滤波器的系数，插值滤波器的目的是插值运算输出，无需真实地构建滤波器。在选择插值滤波器参数时，需要注意以下两点：第一，基本采样点数即参与运算的样点数应当是偶数；第二，要插值的点应当在基本采样点中间。其中前者是让滤波器具有线性相位，后者的约束是为了避免插值中的延时干扰。
对经典的多项式插值而言，偶数的基本样值点意味着奇次多项式。最简单的奇次样值点是一次的，提供两个样值点之间的插值即线性插值。线性插值作为最简单的多项式，对于许多解调器来说已经足够了。
典型的多项式插值是基于N点样本集的拉格朗日插值公式，即：
7.6.3 Gardner定时同步算法
基于内插的 Gardner 算法的位同步法最早由美国学者Floyd M.Gardner 提出，他指出在不改变采样时钟的前提下，可以通过对未达到同步的采样点进行插值而在输出端生成正确的判决码元，是一种不需要先进行载波同步的定时误差估计算法。该算法在信号中提取时钟而不是基于本地振荡时钟。其基本思想是：提取出相邻码元最佳采样点的幅度和极性变化信息，再加上相邻码元过渡点是否为零这一信息，就可以从采样信号中提取出定时误差。算法运算比较简单，并且对每个数据符号仅需要两个采样点，其中两个采样点中的一个是该符号的峰值。这种算法主要用于同步的二进制基带信号，以及BPSK和QPSK通带信号（均衡的、非交错的），这些信号有大约40~100%的额外带宽。
Gardner 算法的提出是针对平衡BPSK/QPSK调制信号，采用三次多项式插值的Farrow 结构线性内插滤波器和NCO环路控制原理，下图是Gardner算法的原理框图，由上面的原理框图我们可以看出内插位同步的组成原理。数据滤波器的作用是使输入信号的形状更加适合定时误差估计去计算时钟误差， 形成信号脉冲来最大限度减少噪声的影响。数据滤波器可以放在环路中也可以如图放在环路外，对提取时钟没有什么影响。插值滤波器主要从采样序列中恢复出最佳采样值，是整个内插位同步系统的关键。假设采样周期为 Ts，码元周期为 T 的数字序列 X(mTs)。
经内插后得到插值信号 Y(kTi)， Ti=T/k， Ti>Ts， k 是一个小的整数， Ti 与发送端码元周期同步。其中定时误差检测器就是采用 Gardner 算法提取定时误差，一个符号只需要两个采样信号就可以得到定时误差，并且可以在两个样点之一的位置恢复出最佳采样信号值（最佳位于两点中间）。误差信号经过环路滤波器滤波处理后，送给 NCO 控制器，NCO 控制器就可以得出插值滤波器的工作时钟 enclock（决定内差基点的位置）和分数间隔 μk（具体的插值位置和内插基点之间的时间间隔），反馈回插值滤波器控制内插的时序。
