前言：
经典老款DCDC，适合24V转5V、24V转12V及其它24V转其它电压降压使用，对于输入电压较低，如输入12V电压的，不推荐使用该芯片，该芯片出现时间较长，且非同步整流芯片，有很多性能更好的DCDC芯片可以选择，现在应优先选择同步整流芯片，后续将陆续介绍，欢迎关注。
1 特性 TPS543x 3A、宽输入范围降压转换器
• 宽输入电压范围：
– TPS5430：5.5V 至 36V
– TPS5431：5.5V 至 23V
• 高达 3A 的连续（4A 峰值）输出电流
• 通过 100mΩ 集成式 MOSFET 开关实现高达 95%的高效率
• 宽输出电压范围：可调节为低至 1.22V，初始精度为 1.5%
• 内部补偿可最大限度减少外部器件数量
• 适用于小型滤波器尺寸的固定 500kHz 开关频率
• 通过输入电压前馈改进线路调整和瞬态响应
• 系统受过流限制、过压保护和热关断的保护
• –40°C 至 125°C 的工作结温范围
• 采用小型热增强型 8 引脚 SO PowerPAD™ 集成电路封装
• 使用 TPS5430 并借助 WEBENCH® Power Designer 创建定制设计
2 应用
• 消费类：机顶盒、DVD 显示屏、LCD 显示屏
• 工业用和车载音频电源
• 电池充电器、大功率 LED 电源
• 12V 和 24V 分布式电源系统
3 说明
TPS543x 是一款高输出电流 PWM 转换器，集成了低电阻、高侧 N 沟道 MOSFET。具有所列的特性的基板上还包括高性能电压误差放大器（可在瞬态条件下提供高稳压精度）、欠压锁定电路（用于防止在输入电压达到 5.5V 前启动）、内部设置的慢启动电路（用于限制浪涌电流）以及电压前馈电路（用于改进瞬态响应）。
通过 使 用 ENA 引脚 ， 关断 电 源 电 流 通 常 可 减 少 到15μA。其他特性包括高电平有效使能端、过流限制、过压保护和热关断。为降低设计复杂性并减少外部元件数量，对 TPS543x 反馈环路进行内部补偿。TPS5431可采用高达 23V 的电源轨运行。TPS5430 可调节多种电源，包括 24V 总线。
TPS543x 器件 采 用 热 增 强 型 且 易 于 使 用 的 8 引脚SOIC PowerPAD 集成电路封装。TI 提供评估模块和Designer 软件工具，协助快速实现高性能电源设计，满足迫切的设备开发周期要求。
器件信息
| 器件型号 | 封装(1) | 输入电压 |
|---|---|---|
| TPS5430 | DDA（HSOP，8） | 5.5V 至 36V |
4 引脚配置和功能
表 4-1. 引脚功能
| 引脚名称 | 编号 | 类型 | 说明 |
|---|---|---|---|
| BOOT | 1 | O | 高侧 FET 栅极驱动器的升压电容器。从 BOOT 引脚至 PH 引脚连接一个 0.01μF 低 ESR 电容器。 |
| NC | 2,3 | — | 内部未连接。 |
| VSENSE | 4 | I | 稳压器的反馈电压。连接到输出电压分压器。 |
| ENA | 5 | I | 导通和关闭控制。低于 0.5V，器件停止切换。悬空引脚以启用。 |
| GND | 6 | — | 地。连接至 DAP。 |
| VIN | 7 | — | 输入电源电压。旁路 VIN 引脚至 GND 引脚靠近采用高质量、低 ESR 陶瓷电容器的器件封装。 |
| PH | 8 | I | 高侧功率 MOSFET 的源极。连接至外部电感器和二极管。 |
| DAP | — | 必须将 GND 引脚连接到外露焊盘才能正常运行。 |
5.3 建议工作条件
在工作结温范围内测得（除非另有说明）
输入电压范围，TPS5430: 5.5-36V
6 详细说明
6.1 概述
TPS543x 是一款 3A 降压稳压器，具有一个集成式高侧 N 沟道 MOSFET。TPS5431 通过高达 23V 的电源轨运行，而 TPS5430 则通过高达 36V 的电源轨运行。这些器件通过电压前馈实现恒定频率电压模式控制，来改善线性调整率和线性瞬态响应。内部补偿可降低设计复杂性并减少外部元件数量。
集成式 100mΩ 高侧 MOSFET 支持高效电源设计，可以向负载提供 3A 的连续电流。从 BOOT 连接至 PH 引脚的自举电容器为集成式高侧 MOSFET 提供栅极驱动偏置电压。TPS543x 通过集成自举再充电二极管减少外部元件数量。
TPS543x 的默认输入启动电压为 5.3V（典型值）。ENA 引脚可用于禁用 TPS543x，将电源电流降低至 15µA。
当 ENA 引脚悬空时，内部上拉电流源实现运行。TPS543x 包括内部慢启动电路，此电路可在启动期间减慢输出上升时间，以减少浪涌电流和输出电压过冲。最小输出电压为内部 1.221V 反馈基准。通过过压保护 (OVP) 比较器使输出过压瞬变最小化。激活 OVP 比较器时，关闭高侧 MOSFET，并使其保持关闭，直至输出电压低于期望输出电压的 112.5%。
内部逐周期过流保护限制集成高侧 MOSFET 中的峰值电流。对于连续过流故障情况，TPS543x 将进入断续模式过流限制。热保护防止器件过热。
6.3 特性说明
6.3.1 振荡器频率
内部自由运行振荡器将 PWM 开关频率设置为 500kHz。对于相同的输出纹波要求，500kHz 开关频率可实现较低的输出电感，从而可使用更小的输出电感器。
6.3.2 电压基准
电压基准系统通过对具有温度稳定性的带隙电路输出进行调节生成精确的基准信号。在生产测试期间将带隙和调节电路修整为室温下 1.221V 的输出。
6.3.3 使能（ENA）和内部慢启动
稳压器的 ENA 引脚可提供电气开/关控制功能。ENA 引脚电压超过阈值电压后，稳压器就会开始运行，且内部慢启动开始斜升。如果 ENA 引脚电压被拉至阈值电压以下，稳压器停止开关且内部慢启动复位。将引脚接地或连接到任何低于 0.5V 的电压将禁用稳压器并激活关断模式。在关断模式下，TPS543x 的静态电流通常为 15µA。
ENA 引脚具备一个内部上拉电流源，可使用户悬空 ENA 引脚。如果应用需要控制 ENA 引脚，可采用漏极开路或集电极开路输出逻辑与该引脚连接。要限制启动期间的浪涌电流，可使用内部慢启动电路将基准电压从 0V 线性斜升至其最终值。内部慢启动时间通常为 8ms。
6.3.4 欠压锁定 (UVLO)
TPS543x 包括一个欠压锁定电路，用于在 VIN（输入电压）低于 UVLO 启动电压阈值时使器件保持禁用状态。在上电期间，内部电路保持非运行状态，内部慢启动接地，直至 VIN 超过 UVLO 启动阈值电压。达到 UVLO 启动阈值电压之后，就会释放内部慢启动，器件启动开始。器件保持工作，直至 VIN 降至低于 UVLO 停止阈值电压。
UVLO 比较器中的典型迟滞为 350 mV。
6.3.5 升压电容器（BOOT）
在 BOOT 引脚和 PH 引脚之间连接一个 0.01μF 低 ESR 陶瓷电容器。此电容器为高侧 MOSFET 提供栅极驱动电压。由于 X7R 或 X5R 等级的电介质在不同温度下的值保持稳定，因此建议使用。
6.3.6 输出反馈（VSENSE）和内部补偿
通过将外部电阻分压器网络的中心点电压反馈回 VSENSE 引脚来设置稳压器的输出电压。在稳定状态运行时，VSENSE 引脚电压必须等于电压基准 1.221V。
TPS543x 实施内部补偿以简化稳压器设计。由于 TPS543x 使用电压模式控制，因此在片上设计了 3 类补偿网络，以提供高交叉频率和高相位裕度，从而实现良好的稳定性。更多详细信息，请参阅应用部分中的内部补偿网络。
6.3.7 电压前馈
不管输入电压有任何变化，内部电压前馈都会提供恒定直流功率级增益。这极大简化了稳定性分析和改善了瞬态响应。电压前馈使峰值斜坡电压与输入电压成反比变化，以使调制器和功率级增益在前馈增益处保持恒定，即
Feed Forward Gain = VIN / Ramppk-pk
(1)
TPS543x 的典型前馈增益为 25。
6.3.8 脉宽调制（PWM）控制
稳压 器 采 用 固 定 频 率 脉 宽 调 制 （ PWM ） 控制 方 法 。 首先 ， 通过 高 增 益 误 差 放 大 器 和 补 偿 网 络 将 反 馈 电 压（VSENSE 引脚电压）与恒定电压基准进行比较，以生成误差电压。然后，通过 PWM 比较器将误差电压与斜坡电压进行比较。通过这种方式，误差电压幅度转换为脉冲宽度，即占空比。最后，PWM 输出馈送到栅极驱动电路，以控制高侧 MOSFET 的导通时间。
6.3.9 过流限制
通过检测高侧 MOSFET 的漏源电压来实现过流限制。然后将漏源电压与表示过流阈值限制的电压电平进行比较。
如果漏源电压超过过流阈值限制值，则过流指示器设置为 true（真）。在每个周期开始时的前沿消隐时间内，系统将忽略过流指示器，以避免任何开启噪声干扰。
一旦过流指示器设置为 true（真），就会触发过流限制。在传播延迟之后，高侧 MOSFET 在周期的剩余时间内关闭。过流限制模式称为逐周期电流限制。
有时在短路等严重过载情况下，使用逐周期电流限制时仍可能会发生过流失控。使用第二种电流限制模式，即断续模式过流限制。在断续模式过流限制期间，电压基准接地，且在断续时间段内关闭高侧 MOSFET。断续时间段结束之后，稳压器在慢启动电路的控制下重新启动。
6.3.10 过压保护
TPS543x 有过压保护（OVP）电路，以便从输出故障状态恢复时最大限度地减少电压过冲。OVP 电路包括一个过压比较器，用于比较 VSENSE 引脚电压和 112.5% x VREF 的阈值。一旦 VSENSE 引脚电压高于阈值，高侧MOSFET 将被强制关闭。在 VSENSE 引脚电压降至低于阈值时，高侧 MOSFET 将被重新启用。
6.3.11 热关断
TPS543x 使用内部热关断电路防止自身过热。如果结温超过热关断跳闸点，则电压基准会接地并关断高侧MOSFET。当结温降至低于热关断跳闸点 14°C 时，器件会在慢启动电路的控制下自动重启。
6.4 器件功能模式
6.4.1 在最低输入电压附近工作
建议 TPS543x 在超过 5.5V 的输入电压下运行。典型的 VIN UVLO 阈值为 5.3V，且该器件可在低至 UVLO 电压的输入电压下运行。当输入电压低于实际 UVLO 电压时，该器件不再开关。如果 EN 悬空或在外部上拉至大于1.3V，则当 V(VIN) 超出 UVLO 阈值时，TPS543x 将变为运行状态。开关启用，且慢启动序列随之启动。在内部慢启动期间，TPS543x 器件开始将内部基准电压从 0V 线性上升至其最终值。
6.4.2 在实施 ENA 控制的情况下运行
使能启动阈值电压最大为 1.3V。当 ENA 持续低于 0.5V 最小停止阈值电压时，TPS543x 处于禁用状态并禁止进行开关，即使 VIN 高于其 UVLO 阈值时也是如此。这种状态下的静态电流有所降低。如果 ENA 电压升至高于最大启动阈值，而 V(VIN) 高于其 UVLO 阈值，则该器件变为有效状态。开关启用，且慢启动序列随之启动。在内部慢启动期间，TPS543x 器件开始将内部基准电压从 0V 线性上升至其最终值。
7 应用和实现
7.1 应用信息
TPS543x 是一款 3A 降压稳压器，具有一个集成式高侧 MOSFET。此器件通常用于将较高的直流电压转换为较低的直流电压，提供的最大输出电流为 3A。示例应用为：适用于机顶盒、DVD、LCD 和等离子显示屏、大功率LED 电源、汽车音响、电池充电器和其他 12V 和 24V 分布式电源系统的高密度负载点稳压器。按照以下设计过程为 TPS543x 选择合适的元件值。此过程阐明了高频开关稳压器的设计。此外，可以使用 WEBENCH® 软件生成完整设计。生成设计时，WEBENCH 软件采用一种迭代设计过程并访问综合元件数据库。
要开始设计过程，必须先确定几个参数。设计人员需要了解以下内容：
• 输入电压范围
• 输出电压
• 输入纹波电压
• 输出纹波电压
• 输出电流额定值
• 工作频率
7.2 典型应用
7.2.1 12V 输入到 5.0V 输出
图 7-1 显示了典型 TPS5430 应用的原理图。TPS5430 可以在 5V 的标称输出电压下提供高达 3A 的输出电流。为了获得适当的热性能，器件下方的 DAP 必须焊接至印刷电路板。
7.2.1.1 设计要求
本设计示例使用以下参数作为输入参数：
| 设计参数(1) | 示例值 |
|---|---|
| 输入电压范围 | 10.8V 至 19.8V |
| 输出电压 | 5V |
| 输入纹波电压 | 300mV |
| 输出纹波电压 | 30mV |
| 输出电流额定值 | 3A |
| 工作频率 | 500kHz |
(1) 作为一项附加约束，该设计设置为小尺寸和低元件高度。
7.2.1.2 详细设计过程
以下设计过程可用于为 TPS5430 选择元件值。本部分简要讨论了设计过程。
7.2.1.2.1 使用 WEBENCH® 工具定制设计方案
点击此处，使用 TPS5430 器件并借助 WEBENCH® Power Designer 创建定制设计方案。
- 首先输入输入电压（VIN）、输出电压（VOUT）和输出电流（IOUT）要求。
- 使用优化器表盘优化该设计的关键参数，如效率、占用空间和成本。
- 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。
WEBENCH Power Designer 提供了定制原理图，并罗列了实时价格和元件供货情况的物料清单。
在多数情况下，可执行以下操作：
• 运行电气仿真，观察重要波形以及电路性能
• 运行热性能仿真，了解电路板热性能
• 将定制原理图和布局方案以常用 CAD 格式导出
• 打印 PDF 格式的设计报告并与同事共享
有关 WEBENCH 工具的详细信息，请访问 www.ti.com/WEBENCH。
7.2.1.2.2 开关频率
TPS5430 的开关频率在内部设置为 500kHz。无法调整开关频率。
7.2.1.2.3 输入电容器
TPS5430 需要一个输入去耦电容器，并且根据具体应用需要一个大容量输入电容器。去耦电容器 C1 的建议值为10μF。需要高品质的陶瓷型 X5R 或 X7R 电容器。对于某些应用，只要不超过输入电压和电流纹波的额定值，可以使用较小值的去耦电容器。额定电压必须大于最大输入电压，包括纹波电压。
此输入纹波电压可以通过方程式 2 估算得出：
(2)
其中 IOUT(MAX) 是最大负载电流，f SW 是开关频率，CIN 是输入电容值，ESRMAX 是输入电容器的最大串联电阻。
还需要检查最大 RMS 纹波电流。在最坏的情况下，可以通过方程式 3 估算得出此值：
(3)
ICIN = IOUT(MAX) / 2
在这种情况下，输入纹波电压可以是 156mV，RMS 纹波电流将可以是 1.5A。输入电容器两端的最大电压可以是VIN 最大值 + ΔVIN/2。所选输入去耦电容器的额定电压为 25V，纹波电流容量大于 3A，提供了足够的裕量。非常重要的是，在任何情况下都不得超过电压和电流的最大额定值。
此外，可能需要一些大容量电容，尤其是当 TPS5430 电路的位置不在输入电压源 2 英寸以内时。此电容器的值并不重要，但其额定值还必须能够应对包含纹波电压在内的最大输入电压，并必须能够对输出进行滤波，以使输入纹波电压是可以接受的。
7.2.1.2.4 输出滤波器元件
需要为输出滤波器选择两个元件，即 L1 和 C2。由于 TPS5430 是内部补偿器件，因此可以支持有限范围的滤波器元件类型和值。
7.2.1.2.4.1 电感器选择
如需计算输出电感器的最小值，请使用方程式 4：
(4)
KIND 是一个系数，表示电感器纹波电流值与最大输出电流之比。在确定电感器中的纹波电流值时，需要考虑三件事：峰峰值纹波电流会影响输出纹波电压幅度，纹波电流会影响峰值开关电流，纹波电流值决定了电路变得不连续的位置。对于使用 TPS5430 的设计，0.2 至 0.3 的 KIND 可以产生良好的效果。当与适当的输出电容器配合使用时，可以获得低输出纹波电压，峰值开关电流将远低于电流限制设定点，并且在不连续运行之前可以拉取相对较低的负载电流。
在此设计示例中，使用 KIND = 0.2，且计算得出的最小电感值为 12.5µH。此设计中使用的下一个最高标准值为15μH。
对于输出滤波电感器而言，重要的是不得超出额定 RMS 电流和饱和电流。RMS 电感器电流可以在方程式 5 中找到。
(5)
而峰值电感器电流可以使用方程式 6 来确定：
(6)
对于此设计，RMS 电感器电流为 3.003A，峰值电感器电流为 3.31A。所选的电感器为 Sumida CDRH104R-15015μH。该电感的额定饱和电流为 3.4A，额定均方根电流为 3.6A，轻松满足这些要求。可以使用额定值较低的电感器，但选择该器件是因为其低元件高度。通常，与 TPS5430 配合使用的电感值为 10μH 至 100μH。
7.2.1.2.4.2 电容器选择
输出电容器的重要设计因素是直流电压额定值、纹波电流额定值和等效串联电阻（ESR）。不得超过直流电压和纹波电流额定值。ESR 很重要，因为它与电感器纹波电流一起决定输出纹波电压的大小。输出电容器的实际值并不重要，但确实存在一些实际限制。应考虑此设计的所需闭环交叉频率与输出滤波器的 LC 转角频率之间的关系。
由于采用内部补偿设计，闭环交叉频率尽量保持在 3kHz 至 30kHz 范围之间，因为这个频率范围有足够的相位升压，可实现稳定运行。对于此设计示例，假设预期的闭环交叉频率将在 2590Hz 至 24kHz 之间，且也低于输出电容器的 ESR 零点。在这些条件下，闭环交叉频率与 LC 转角频率的关系如下：
(7)
且输出滤波器所需的输出电容器值为：
(8)
对于所需的 18kHz 交叉频率和 15μH 电感器，输出电容器的计算值为 220μF。必须选择电容器类型，以使 ESR零点高于环路交叉频率。最大 ESR 必须为：
(9)
输出电容器的最大 ESR 也决定了初始设计参数中规定的输出纹波的大小。输出纹波电压是电感器纹波电流与输出滤波器的 ESR 的乘积。检查电容器数据表中列出的最大规定 ESR 是否产生可接受的输出纹波电压：
(10)
其中
• ΔVPP 是所需的峰峰值输出纹波。
• NC 是并联输出电容器的数量。
• fSW 为开关频率。
在本设计示例中，为 C3 选择了单个 220μF 输出电容器。计算出的 RMS 纹波电流为 143mA，所需的最大 ESR为 40mΩ。满足这些要求的电容器是 Sanyo Poscap 10TPB220M，其额定值为 10V，最大 ESR 为 40mΩ，额定纹波电流为 3A。也可使用一个额外的 0.1μF 小型陶瓷旁路电容器，但未包括在本设计中。
还必须考虑输出电容器的最小 ESR。为了获得良好的相位裕度，当 ESR 处于最小值时，ESR 零点不能远高于24kHz 和 54kHz 的内部补偿极点。
所选输出电容器的额定电压也必须大于所需的输出电压加上纹波电压的一半。还必须包括任何降额量。输出电容器中的最大 RMS 纹波电流计算公式如下：方程式 11
(11)
其中
• NC 是并联输出电容器的数量。
fSW 为开关频率。
其他电容器类型也可以与 TPS5430 一起使用，具体取决于应用的需求。
7.2.1.2.5 输出电压设定点
TPS5430 的输出电压通过从输出到 VSENSE 引脚的电阻分压器（R1 和 R2）设定。使用方程式 12 计算输出电压为 5V 时的 R2 电阻值：
(12)
对于任何 TPS5430 设计，从 R1 值 10kΩ 开始。R2 则为 3.24kΩ。
7.2.1.2.6 启动电容器
BOOT 电容器必须为 0.01μF。
7.2.1.2.7 环流二极管
TPS5430 设计为在 PH 和 GND 之间使用一个外部环流二极管来运行。所选二极管必须满足应用的绝对最大额定值：反向电压必须高于 PH 引脚处的最大电压，即 VIN(MAX) + 0.5V。峰值电流必须大于 IOUT(MAX) 加上峰峰值电感器电流的一半。为获得更高的效率，正向压降必须较小。值得注意的是，环流二极管导通时间通常长于高侧 FET导通时间，因此，关注二极管参数可以显著提高整体效率。此外，检查所选器件是否能够消散功率损耗。对于此设计，选择了 Diodes, Inc. 的一个反向电压为 40V、正向电流为 3A 且正向压降为 0.5V 的 B340A。
7.2.1.2.8 高级信息
7.2.1.2.8.1 输出电压限制
由于 TPS543x 的内部设计，对于任何给定的输入电压，都有输出电压上限和下限。输出电压设定点的上限受87% 的最大占空比限制，计算公式如下：
(13)
其中
• VINMIN = 最小输入电压
• IOMAX = 最大负载电流
• VD = 环流二极管正向电压。
• RL= 输出电感器串联电阻
此公式假定内部高侧 FET 的电阻为最大值。
下限受到可高达 200ns 的最小可控导通时间的约束。给定输入电压和最小负载电流的近似最小输出电压计算公式如下：
(14)
其中
• VINMAX = 最大输入电压
• IOMIN = 最小负载电流
• VD = 环流二极管正向电压。
• RL= 输出电感器串联电阻
7.2.1.2.8.2 内部补偿网络
示例电路中给出的设计公式可用于使用 TPS543x 生成电路。这些设计基于某些假设，往往始终在 ESR 值的有限范围内选择输出电容器。如果需要不同类型的电容器，可以选择适合 TPS543x 内部补偿的电容器。方程式 15 给出了内部电压模式 III 型补偿网络的标称频率响应：
(15)
其中
• fp0 = 2165Hz，fz1 = 2170Hz，fz2 = 2590Hz
• fp1 = 24kHz，fp2 = 54kHz，fp3 = 440kHz
• fp3 表示不理想的寄生效应。
利用这些信息以及所需的输出电压、前馈增益和输出滤波器特性，可以推导出闭环传递函数。
7.2.1.2.8.3 热计算
以下公式显示了如何估算器件在连续导通模下的功率耗散。如果器件在轻负载下以不连续导通模式工作，则不得使用这些公式。
导通损耗：Pcon = IOUT 2 × Rds(on) × VOUT/VIN
开关损耗：Psw = VIN × IOUT × 0.01
静态电流损耗：Pq = VIN × 0.01
总损耗：Ptot = Pcon + Psw + Pq
给定 TA => 估算结温：TJ = TA + Rth x Ptot
给定 TJMAX = 125°C => 估算最高环境温度：TAMAX = TJMAX – Rth × Ptot
7.2.2 TPS5430 的宽输入电压范围
图 7-9 显示了使用 TPS5430 的宽输入电压范围的应用电路。
7.2.2.1 设计要求
本设计示例使用以下参数作为输入参数。该电路还设计了较大的输出电感值和较低的闭环交叉频率。
| 设计参数 | 示例值 |
|---|---|
| 输入电压范围 | 10V 至 35V |
| 输出电压 | 5V |
| 输入纹波电压 | 300mV |
| 输出纹波电压 | 30mV |
| 输出电流额定值 | 3A |
| 工作频率 | 500kHz |
7.2.2.2 详细设计过程
设计过程与为节 7.2.1.2 中的设计示例给出的设计过程类似。
7.2.2.3 TPS5431 的宽输入电压范围
图 7-10 显示了使用 TPS5431 宽输入电压范围的应用电路。
7.2.2.3.1 设计要求
本设计示例使用以下参数作为输入参数。该电路还设计了较大的输出电感值和较低的闭环交叉频率。
| 设计参数 | 示例值 |
|---|---|
| 输入电压范围 | 9V 至 21V |
| 输出电压 | 5V |
| 输入纹波电压 | 300mV |
| 输出纹波电压 | 30mV |
| 输出电流额定值 | 3A |
| 工作频率 | 500kHz |
7.2.2.3.2 详细设计过程
设计过程与为节 7.2.1.2 中的设计示例给出的设计过程类似。
7.2.3 使用陶瓷输出滤波电容器的电路
图 7-11 显示了一个将所有陶瓷电容器用于输入和输出滤波器的应用电路。
7.2.3.1 设计要求
本设计示例使用以下参数作为输入参数。该电路还设计了一个陶瓷输出滤波电容器。
| 设计参数 | 示例值 |
|---|---|
| 输入电压范围 | 10V 至 24V |
| 输出电压 | 3.3V |
| 输入纹波电压 | 300mV |
| 输出电流额定值 | 3A |
| 工作频率 | 500kHz |
7.2.3.2 详细设计过程
设计过程与为节 7.2.1.2 中的设计示例给出的设计过程类似，但输出滤波电容器值的选择和使电路稳定所需的额外补偿元件的设计除外。
7.2.3.2.1 输出滤波器元件选择
使用方程式 11，最小电感值为 12μH。为此设计选择 15μH 的值。
当使用陶瓷输出滤波电容器时，建议的 LC 谐振频率不能超过 7kHz。由于输出电感器已选择为 15μH，这会将最小输出电容值限制为：
(16)
计算得出最小电容值为 34μF。对于该电路，较大的电容值会产生更好的瞬态响应。单个 100μF 输出电容器用于C3。值得注意的是，陶瓷电容器的实际电容随施加的电压而减小。在本例中，输出电压设置为 3.3V，可将此效应降至最低。
7.2.3.2.2 外部补偿网络
当使用陶瓷输出电容器时，需使用额外的电路使闭环系统稳定。对于该电路，外部元件为 R3、C4、C6 和 C7。
为了确定这些元件的值，首先计算输出滤波器的 LC 谐振频率：
(17)
在本例中，有效谐振频率计算为 4109Hz
由 R1、R2、R3、C5、C6 和 C7 组成的网络具有两个极点和两个零点，用于调整反馈网络的整体响应，以适应陶瓷输出电容器的使用。极点和零点位置由以下公式给出：
(18)
(19)
(20)
最后一个极点的频率过高，不值得关注。由方程式 20 定义的第二个零点 fz2 使用 2.5 作为倍频器。在某些情况下，这可能需要略高或略低。可以使用 2.3 到 2.7 范围内的值。R1 和 R2 的值由 3.3V 输出电压确定（使用方程式 12 计算）。对于此设计，R1 = 10kΩ 和 R2 = 5.90KΩ。当 Fp1 = 401Hz、Fz1 = 2876Hz 和 Fz2 = 10.3kHz时，使用方程式 21、方程式 22 和方程式 23 确定 R3、C6 和 C7 的值：
(21)
(22)
(23)
对于本设计，使用最接近的标准值，即 C7 为 0.1μF，R3 为 549Ω，C6 为 1500pF。添加 C4 以提高负载调节性能。它在第二极点频率的位置与 C6 有效地并联，因此相对于 C6，它必须较小。C4 必须小于 C6 值的 1/10。对于此示例，150pF 效果良好。
有关 TPS5430、TPS5431 或其他宽电压范围器件的外部补偿的更多信息，请参阅使用带铝/陶瓷输出电容器的TPS5410/20/30/31 应用报告。
7.3 电源相关建议
TPS5430 设计为在 5.5V 至 36V 的输入电源电压范围内运行。TPS5431 设计为在 5.5V 至 23V 的输入电源电压范围内运行。该输入电源必须保持在输入电源电压范围内。如果输入电源距离 TPS543x 转换器超过几英寸，则除了陶瓷旁路电容器之外，可能还需要使用大容量电容。通常，选择值为 100µF 的电解电容器。
7.4 布局
7.4.1 布局指南
将低 ESR 陶瓷旁路电容器连接到 VIN 引脚。必须尽可能地减少由旁路电容器连线、VIN 引脚和 TPS543x 接地引脚组成的环路面积。最好的方法是将顶端接地区域从器件邻近区域下方延伸到 VIN 布线，并将旁路电容器尽可能靠近 VIN 引脚放置。建议的最小旁路电容为具有 X5R 或 X7R 电介质的 4.7μF 陶瓷电容器。
IC 正下方的顶层必须有一个接地区域，有一个用于连接到 DAP 的外露区。使用过孔将该接地区域连接至任何内部接地平面。在输入和输出滤波电容器的接地侧也使用附加过孔。必须将 GND 引脚连接至器件下方的接地区域，从而绑定至 PCB 接地，如下所示。
PH 引脚必须连接至输出电感器、环流二极管和启动电容器。由于 PH 连接是开关节点，因此电感器必须尽量靠近PH 引脚放置，PCB 导体面积也应尽可能缩减，以避免电容过度耦合。环流二极管也必须放置在靠近器件的位置，以尽量减小输出电流环路面积。在相节点和 BOOT 引脚之间连接启动电容器，如下所示。使启动电容器靠近IC，并尽可能减小导体走线长度。所示的元件放置和连接可以很好地工作，但其他连接布线也可能有效。
如图所示，在 VOUT 走线和 GND 之间连接输出滤波电容器。重要的是保持 PH 引脚、Lout、Cout 和 GND 形成的环路尽可能小。
使用电阻分压器网络将 VOUT 走线连接至 VSENSE 引脚，以设置输出电压。请勿将此走线布置得离 PH 走线太近。由于 IC 封装和器件引脚布局具有特定尺寸，走线可能需要布置在输出电容器下方。或者，如果不希望在输出电容器下走线，则可以在备用层上进行布线。
如果使用如图 7-12 所示的接地方案，请使用连接到另一层的过孔连接到 ENA 引脚。
7.4.2 布局示例
