阿里巴巴国际站运营_施工企业营销人员培训_模板免费网站建设_今日头条新闻最全新消息

前言

MIPI C-PHY 于 2014 年 10 月问世。这款新的 C-PHY 与 MIPI D-PHY 和 M-PHY 相比如何？C-PHY 的区别是什么？它是否与 D-PHY 足够兼容，以便两者可以在混合子系统中共存？

本文将对 D-PHY 和 C-PHY 架构进行高层次的概述，强调其异同，确定每种 PHY 的优缺点，并深入了解实现 C-PHY 时遇到的一些挑战。

正文

让我们首先仔细看看 D-PHY，它自 2009 年以来一直存在，因此更好地理解和广泛部署。D-PHY 是一种简单的源同步 PHY，它使用一个时钟通道和可变数量的数据通道。四数据通道 D-PHY 的框图如图 1 所示，每个通道的详细信息如图 2 所示。由于 D-PHY 已经在市场上近十年，有大量的文献涵盖其独特的功能和用例。

相比之下，C-PHY 是一种更新、更复杂的 PHY。它工作在三个信号上，三个一组，时钟嵌入到数据中，因此不需要单独的 clock lane。C-PHY 的框图如图 3 所示。

­­表 1 对 D-PHY 和 C-PHY 进行了比较。

注：
（1） 四个 D-PHY 数据通道与三个 MIPI C-PHY 三通道
（2） 由于编码而增加带宽

C-PHY 使用编码数据将 16/7 ≈ 2.28 bits/symbol 打包，而 D-PHY 不使用任何编码。因此，与 D-PHY 相比，C-PHY 可以实现更高的数据速率，同时以相同的转换或符号速率运行。

乍一看，C-PHY 的工作原理以及潜在的 C-PHY/D-PHY 组合似乎很神秘。C-PHY 信号是多级的，但它的接收器不需要检测多级之间的差异！这怎么可能呢？C-PHY 和 D-PHY 如何不仅共存，而且在存在明显差异的情况下有效地组合成一个 IP？D-PHY 使用差分信号，而 C-PHY 使用三个一组信号。他们有可能一起工作吗？如何使用所有 D-PHY 构建模块高效实现 C-PHY/D-PHY 组合，而不会产生任何重复？每个符号的数据位数 16/7 的比率从何而来？

让我们首先尝试揭开 C-PHY 的神秘面纱来尝试回答这些问题。这不是一件容易的事！在下面的图 4 中，我们提供了 C-PHY 的快速概述。图 4（a）中的框图显示了三通道 C-PHY TX 和 RX 是如何连接的。图 4（b）显示了 C-PHY 子系统的不同子模块，即映射、并行/串行功能、编码和通道。图 4（c）是 TX 和 RX 之间交互的更详细图片，图 4（d）说明了 C-PHY 信号电平。

C-PHY 通道由三个一组信号 A、B 和 C 组成，如上图 4（c）所示。C-PHY 的接收器由 3 个差分 RX 组成，每个 RX 查看 3 个信号中 2 个信号（A-B）、（B-C）和（C-A）之间的差异。

C-PHY 的编码器保证（i）每个符号至少有一个边沿/转换，（ii）所有三个 RX 的差分输入均不为零，以及（iii）所有 3 个信号的共模恒定。上述第（ii）和（iii）项是通过在任何单个单位间隔（UI）期间将 TX 信号的组合限制为高、中和低，并保持三个信号中每个信号的电压电平不同来实现的。符合上述限制（i）的三个 TX 信号电平（高、中、低）的组合给出了 6 种不同的信号电平组合（线路状态）。线路状态的数量 6 是三个 TX 信号电平的排列！此外，C-PHY 编码器将 Flip、Rotate、Polarity 符号编码为基于编码器规则的状态变化。

为了保证每个符号至少有一条边沿，上面第（i）项，C-PHY 在从一个符号移动到下一个符号时必须在不同的线路状态之间转换，并且不能在两个连续的符号中保持相同的线路状态。由于该限制，六种 wire 状态之间有五种不同的唯一过渡。这意味着编码数据有五种不同的可能性，即每个符号有五种可能的状态，使 C-PHY 成为 base-5 系统或 Quinary 系统。然后我们在二进制系统和 Quinary 系统之间移动。这就是需要 C-PHY 映射器的原因。现在我们使用的是 base-5 系统，最大理论位数/符号是 log2（5） = 2.3219。构建 mapper 函数是为了使映射比率尽可能接近，而不会超过该理论限制。此外，映射器必须在两个整数之间进行映射。选择比率 16/7 ≈ 2.28 来实现上述限制。

另一种描述方式是，映射器需要将 16 个二进制位映射到一定数量的 C-PHY 符号，但是我们如何确定我们映射到多少个符号（S）？在并行接口上有 2^16 种组合，映射器输出处的组合为 5^S => 2^16，因此 S = 7。

要理解为什么 C-PHY 接收器只需要检测输入信号的极性，而不需要检测多幅信号的幅度，我们只需要记住，信号幅度中没有嵌入数据。多振幅信号仅用于增加可能的转换数量，并保证每个符号至少有一个转换。

比较 C-PHY 和 D-PHY 性能的一种方法是比较它们在支持 4.0 Gbps 的总数据速率和以相似的转换速率运行时的性能。对于 D-PHY，这可以通过使用四通道 D-PHY 来实现，使用 10 根线，每个通道以 1.0Gbps/通道 的速度运行。为了在与 C-PHY 相同或更低的传输速率下获得相同的总数据速率，我们可以使用双通道 C-PHY，具有 6 根线，运行速度为 0.875Gsps，低于 D-PHY 的 1.0Gsps。在这种情况下，C-PHY 的总数据速率为 2 * 0.875 * 16/7 = 4Gbps。下面的图 6 显示了这种比较。

基于此比较，C-PHY 的导线更少（减少多达 40%）、更低的切换速率/通道（降低 12.5%）、更低的功耗（降低 ~20-50%）、更少的通道数量，因此相同 Gbps 的面积更小，并且没有来自时钟通道的 EMI。

因此，当以相同的总数据速率比较 C-PHY 和 D-PHY 时，C-PHY 具有许多优势；更少的引脚和焊球（由于每个引脚的性能更高），灵活性，因为每个 C-PHY 通道都是独立的，具有嵌入式时钟，可以将一个通道从一个链路借用到另一个链路，同时与 MIPI D-PHY 共存于相同的引脚上。C-PHY 还允许在更高数据速率下实现更低功耗的应用。此外，C-PHY 的嵌入式时钟通道可以将应用处理器上的任何通道分配给任何链路，并消除时钟 EMI，这在多频段无线设备中尤为重要。

C-PHY 的嵌入式控制代码还支持新兴功能，例如快速总线周转 （BTA）、时间敏感链路的低延迟 （LRTE） 和备用低功耗模式 （ALP），通过消除单端 LP 模式来实现更长的距离，从而减少面积。最后，C-PHY 较低的切换速率通常可以简化制造并降低低成本产品（如低端相机）的成本。

现在我们已经了解了 C-PHY 和 D-PHY 的各个属性，我们可以列举 C-PHY 和 D-PHY 组合的一些优势。这包括能够共享串行接口引脚、重用 LP（低功耗）模式、共享公共模块，从而减少面积、降低 功耗/Gbps、在 MIPI D-PHY 和 MIPI C-PHY 之间平滑过渡，并利用 MIPI C-PHY 功耗/性能/面积 （PPA） 改进，同时保持与 MIPI D-PHY 的兼容性。

Mixel 对 C-PHY/D-PHY 组合 IP 的实现是独一无二的。所有 D-PHY 模块都重复用于 C-PHY（HS-TX、HS-RX、SER、DESER、LP-TX、LP-RX 和 LP-CD），从而最大限度地减少了 C-PHY 支持的面积开销。虽然所有模块都被重复使用，但 Encoder、Decoder、CDR、Mapper 和 De-Mapper 是 C-PHY 功能所需的附加模块。Mixel 实现的框图如下图 7 所示。

总结

总之，MIPI C-PHY 是一种更复杂、更强大和更高效的 PHY，而 C-PHY/D-PHY 组合在所有方面都更是如此。Mixel 创建了双模 MIPI D-PHY/MIPI C-PHY 并进行了验证，实现了两个 PHY 之间的平滑过渡。Mixel 的双模 MIPI D-PHY/ MIPI C-PHY 共享所有公共模块，从而减少了面积，降低了 功耗/Gbps。它具有 MIPI C-PHY PPA 改进的优势，同时保持与 MIPI D-PHY 的兼容性，并使用相同的串行接口引脚。此外，MIPI C-PHY/MIPI D-PHY 组合已在多个节点和代工厂中进行了验证，并已被许多一级 SOC、传感器和显示器供应商集成到多个终端产品中。自首次亮相以来，我们已经看到 MIPI C-PHY/MIPI D-PHY 组合在各种应用中的加速发展，包括移动和移动相邻应用，如 VR/AR/MR、汽车、物联网等。

要了解有关 Mixel 验证 IP 的更多信息，请访问 mixel.com/ip-cores。