DDR3模块的布局原则
1.1片DDR就尽量靠近 我们CPU去摆放
2.DDRx2片，相对CPU需要严格对称
3.DDR滤波电容靠近管脚进行放置
4.端接匹配电阻摆放：串联端接电阻放置CPU端，并联端接电阻放置DDR端
5.地址线、控制线、时钟线都是单向传输，一般都是点对多。T型走线放中间，菊花链拓扑放最后一个DDR后面
DDR3模块走线规则
Class分3个组
1.数据线DQ0到DQ7 + LDM + LDQS# + LDQS 和DQ8到DQ15 + LDM + UDQS# + UDQS，组内等长范围在正负10mil
3.控制信号线 WEN、RASH 、CASH 、COT,组内等长范围在正负25mil
4.地址线 A0到A13 ， BA0到BA1,组内等长范围在正负25mil
布线规则：
1.数据线、地址线、时钟线之间距离保持20mil以上或者3W。
2.完整的参考平面，VREF电源走线推荐>=20~30mil
3.不要有直角，保证传输线的阻抗连续性
4.等长要求：一共3对差分，两对DQS和一对差分时钟，严格控制5mil等长。
HDMI模块的布局原则
1.有4对差分，一对时钟，三对数据，差分信号特征阻抗100欧姆，单线控制50欧姆和DDR一样，走线对内误差<5mil,组内间距误差>10mil，和其他信号保持15mil间距，或者3W原则，以便减少串扰。
2.ESD器件一定要靠近HDMI的端子放置（TVS 二极管器具相关的,ESD代表静电放电）
3.靠近GND层，空间足够的话需要包地处理
4.差分信号尽量做到不打孔换层，如果需要则打回流地过孔。
晶振布局走线
定义：晶振频率较快，一般主控晶振为8Mhz或者24Mhz,在电路板属于高速信号
1.晶振走线尽可能短，非必要不打孔
2.走线周围通过GND过孔进行包地
3.晶振区域同层不铺铜皮，可以禁止铺铜区进行隔离，晶振区域所有层最后净空，不允许有其余走线通过。
USB接口设计
TypeC走线方式1：短端阻抗控制不了，但是空间小
方式2：阻抗一样，但是过孔多，空间大
天线一般是50欧姆阻抗