赛灵思建议您设计时首先选择时钟资源，然后再选择管脚。您的时钟选择不仅可以确定特定的管脚，而且还可以支配
逻辑布局，对堆叠硅片互联 (SSI) 技术的器件尤其如此。正确的时钟选择可以产生非常好的效果。考虑下列事项：
•
同时进行约束创建和时钟规划，尤其是对于高资源利用率的大型器件。
•
手动布局时钟资源 （设计收敛可能需要）。 第 3 章中的 “ 时钟指南 ” 详细解释了时钟资源 （如需要手布动局）。
•
针对特定器件的功能或许需要提前开展规划，从而避免问题并有效利用器件特性优势。如需了解有更多关 7 系列
特性的信息，请参阅 《 7 系列 FPGA 时钟资源用户指南》 (UG472) [ 参照 40] 中的 链接 与 链接 。如需了解有更多关
UltraScale™ 器件特性的信息，请参阅 《 UltraScale 架构时钟资源用户指南》 (UG572) [ 参照 40] 中的 链接 。