带清零的电平触发 D 型锁存器
info::操作说明
鼠标单击逻辑输入切换 0|1 状态
当清零位为 1 时, 输出 Q 会被清零
注: 此处利用了或门的特性, 当一个输入为 0 时, 输出的值来自另一个输入; 而当一个输入为 1 时, 则无论另一个输入是什么, 输出总是 1.
primary::在线交互操作链接
https://cc.xiaogd.net/?startCircuitLink=https://book.xiaogd.net/code-hlchs-examples/assets/circuit/code-hlchs-ch14-14-level-triggered-d-type-latch-with-clear.txt
带清零的边缘触发 D 型触发器的 8 位加法器
info::操作说明
鼠标单击逻辑输入切换 0|1 状态
注: 当清零位为 1 时, 输出 Q0~Q7 会被清零
L(加) 为边缘触发, 使用的是按钮开关, 可避免前述的振荡问题
要累加时, 先在 A0~A7 处置入一个值, 然后单击一次 L, 则结果被锁存;
继续在 A0~A7 处置入新值, 然后单击一次 L, 反复操作可实现累加.
primary::在线交互操作链接
https://cc.xiaogd.net/?startCircuitLink=https://book.xiaogd.net/code-hlchs-examples/assets/circuit/code-hlchs-ch14-15-8-bits-adder-with-flip-flop-with-clear.txt
边缘触发 D 型触发器
info::操作说明
鼠标单击逻辑输入切换 0|1 状态
先在数据端置入要保存的数据
在时钟端通过开关切换生成一次上升沿信号(如果已经是高电平, 需要先回到低电平, 并再次切到高电平)
注: 当时钟经历一次上升沿跳变时, 数据输入被被保存在输出端 Q
边缘触发实质上由两个电平触发级联而成.
primary::在线交互操作链接
https://cc.xiaogd.net/?startCircuitLink=https://book.xiaogd.net/code-hlchs-examples/assets/circuit/code-hlchs-ch14-16-edge-triggered-d-type-flip-flop.txt