您的位置:首页 > 汽车 > 时评 > 为何用新版本的Supra软件,FPGA引脚输出不正常

为何用新版本的Supra软件,FPGA引脚输出不正常

2024/9/12 23:23:35 来源:https://blog.csdn.net/HIZYUAN/article/details/141306182  浏览:    关键词:为何用新版本的Supra软件,FPGA引脚输出不正常

客户反馈,测试一段简单的输出控制I/O的代码:

assign test0 = ina;

assign test1 = inb;

assign test2 = 1'bz;

用AGRV2KL48的40脚没问题,  39脚读进来始终是高电平是怎么回事?

LQFP-48Pin nameAG32VFxxxCAGRV2KL48
1VBATVBATVDD33
2PIN_2IO_RTCIO_GB
3OSC32_INOSC32_INNC
4OSC32_OUTOSC32_OUTNC
5OSC_INOSC_INNC
6OSC_OUTOSC_OUTNC
7NRSTNRSTNRST
8VSSAGNDAGND
9VDDAVDDAVDD33
10PIN_10IO_WKUP_ADC_IN0_CMP_PA0IO
11PIN_11IO_ADC_IN1_CMP_PA1IO
12PIN_12IO_ADC_IN2_CMP_PA2IO
13PIN_13IO_ADC_IN3_CMP_PA3IO
14PIN_14IO_ADC_IN4_CMP_PA4_DAC0IO
15PIN_15IO_ADC_IN5_CMP_PA5_DAC1IO
16PIN_16IO_ADC_IN6IO
17PIN_17IO_ADC_IN7IO
18PIN_18IO_ADC_IN8IO
19PIN_19IO_ADC_IN9IO
20PIN_20IO_BOOT1IO
21PIN_21IOIO
22PIN_22IOIO
23VSS33GNDGND
24VDD33VDD33VDD33
25PIN_25IOIO
26PIN_26IOIO
27PIN_27IOIO
28PIN_28IOIO
29PIN_29IOIO
30PIN_30IO_UART0_TXIO
31PIN_31IO_UART0_RXIO
32PIN_32IO_USBDMIO
33PIN_33IO_USBDPIO
34PIN_34IO_JTMSTMS
35PIN_35IOIO
36VDD33VDD33VDD33
37PIN_37IO_JTCKTCK
38PIN_38IO_JTDIIO
39PIN_39IO_JTDOIO
40PIN_40IO_JNTRSTIO
41PIN_41IOIO
42PIN_42IOIO
43PIN_43IOIO
44BOOT0BOOT0GND
45PIN_45IOIO
46PIN_46IOIO
47VSS33GNDGND
48VDD33VDD33VDD33
 website:www.hizyuan.com 

客户用新版本,重新migrate,Quartus里运行tcl,都走一遍,问题还是存在。

老版本默认勾选了  新版本的没有…一直没注意下载这块…

那是以前的一些默认设置内容在里面没有擦除到,是单独的设置空间。

版权声明:

本网仅为发布的内容提供存储空间,不对发表、转载的内容提供任何形式的保证。凡本网注明“来源:XXX网络”的作品,均转载自其它媒体,著作权归作者所有,商业转载请联系作者获得授权,非商业转载请注明出处。

我们尊重并感谢每一位作者,均已注明文章来源和作者。如因作品内容、版权或其它问题,请及时与我们联系,联系邮箱:809451989@qq.com,投稿邮箱:809451989@qq.com