高阻态是逻辑器件输出端口的一种状态,当端口处于高阻态时,输入端口的电平变化不会引起输出端口变化,不会对与之相连的后级输入端口或总线产生影响,对于总线架构的电路极为重要。
输出端口处于高阻态时,输出端口处于一种随机状态,电平可能处于任意位置,此时有微弱的输入或输出电流,通常为几个微安左右。重点是高阻态时,对后级连接的负载无驱动能力,而与电平状态无关。
高阻态是逻辑器件输出端口的一种状态,当端口处于高阻态时,输入端口的电平变化不会引起输出端口变化,不会对与之相连的后级输入端口或总线产生影响,对于总线架构的电路极为重要。
输出端口处于高阻态时,输出端口处于一种随机状态,电平可能处于任意位置,此时有微弱的输入或输出电流,通常为几个微安左右。重点是高阻态时,对后级连接的负载无驱动能力,而与电平状态无关。
版权声明:
本网仅为发布的内容提供存储空间,不对发表、转载的内容提供任何形式的保证。凡本网注明“来源:XXX网络”的作品,均转载自其它媒体,著作权归作者所有,商业转载请联系作者获得授权,非商业转载请注明出处。
我们尊重并感谢每一位作者,均已注明文章来源和作者。如因作品内容、版权或其它问题,请及时与我们联系,联系邮箱:809451989@qq.com,投稿邮箱:809451989@qq.com